DOI: https://doi.org/10.1038/s44287-024-00038-5
تاريخ النشر: 2024-04-25
المؤلف: Darsith Jayachandran وآخرون
الموضوع الرئيسي: المواد ثنائية الأبعاد والتطبيقات
نظرة عامة
يتناول هذا القسم التأثير التحويلي للتكامل ثلاثي الأبعاد (3D) على تقنية ذاكرة فلاش NAND وإمكاناتها للدارات المنطقية من خلال تكديس الترانزستورات عموديًا. يتم تسهيل هذا التحول من خلال التقدم في هياكل الأجهزة السيليكونية، على الرغم من أن السعي لتحقيق المزيد من التوسع يتطلب استخدام قنوات شبه موصلة رقيقة للغاية، وهو ما يصعب تحقيقه باستخدام السيليكون وحده. وبالتالي، اكتسبت الترانزستورات ذات التأثير الميداني التي تستخدم أشباه الموصلات ثنائية الأبعاد (2D) اهتمامًا بسبب خصائصها الرقيقة على المستوى الذري وأدائها المتفوق. بالإضافة إلى ذلك، توفر المواد ثنائية الأبعاد مجموعة متنوعة من الوظائف، مما يمكّن من تطوير تقنيات تتجاوز التوسع التقليدي، مما يمهد الطريق لأنظمة حوسبة مستدامة وفعالة من حيث الطاقة.
تؤكد الخاتمة على استكشاف التكامل واسع النطاق في الإلكترونيات ثنائية الأبعاد والتحديات والفرص المرتبطة بالتكامل ثلاثي الأبعاد. يعد دمج أشباه الموصلات ثنائية الأبعاد في بنية ثلاثية الأبعاد واعدًا بمزايا كبيرة، بما في ذلك تحسين توسيع الترانزستورات، وزيادة كثافة الأجهزة، وإنشاء شرائح متعددة الوظائف تتضمن أجهزة غير حاسوبية. يهدف الاستعراض إلى توضيح اعتبارات التصميم الأساسية للدارات المتكاملة ثلاثية الأبعاد المستندة إلى المواد ثنائية الأبعاد وتعزيز الاهتمام الأكبر في هذا المجال المبتكر.
مقدمة
تسلط مقدمة هذه الورقة البحثية الضوء على التقدم الكبير في الإلكترونيات الرقمية، لا سيما من خلال دمج ترانزستورات تأثير المجال من أكسيد المعدن (MOSFETs) ومبادئ آلات تورينغ العالمية. لقد دفع هذا الدمج إلى تصغير حجم الدوائر الإلكترونية وزيادة كفاءتها، متماشيًا مع توقع غوردون مور بأن عدد الترانزستورات على الشرائح سيتضاعف تقريبًا كل عامين، وهو ظاهرة تعرف بقانون مور. على مدار الخمسين عامًا الماضية، زاد عدد الترانزستورات لكل شريحة من الآلاف إلى المليارات، مما أدى إلى نهج مزدوج للتوسع في تكنولوجيا أشباه الموصلات: تعزيز التكامل على مستوى النظام لزيادة عدد الترانزستورات وإدماج وظائف إضافية، إلى جانب تحسين الأبعاد والهياكل الفردية للترانزستورات.
لدعم التكامل على مستوى النظام، ظهرت تقنيات تعبئة الدوائر المتكاملة ثلاثية الأبعاد (IC) المختلفة، مثل Foveros من إنتل و3DFabric من TSMC، التي تستفيد من تكنولوجيا النظام على الشرائح المتكاملة. تسهل هذه الابتكارات، بما في ذلك الربط السلكي والفتحات عبر السيليكون، تحسين عرض النطاق الترددي للأتصالات والأداء مع إمكانية خفض التكاليف، لا سيما في تكديس الشرائح الصغيرة. ومع ذلك، تشير خارطة الطريق الدولية للأجهزة والأنظمة إلى أن العقد المستقبلية لأشباه الموصلات ستتطلب هياكل ثلاثية الأبعاد عالية التوازي، يمكن تحقيقها من خلال التكديس المتسلسل للأجهزة، مما يبرز التطور المستمر والتحديات في توسيع أشباه الموصلات.
طرق
في هذا القسم، يناقش المؤلفون اختيار المواد وتقنيات التصنيع لتكامل الشرائح ثلاثية الأبعاد، مع التأكيد على أهمية وظائف الأجهزة مثل ترانزستورات تأثير المجال من النوع n والنوع p ثنائية الأبعاد، وأجهزة الذاكرة، وأجهزة الاستشعار لمختلف التطبيقات. يتأثر اختيار المواد بخصائصها الحرارية، وتوافقها مع عمليات التصنيع، والمتطلبات المحددة للاتصالات بين الطبقات، والعوازل، وإدارة الحرارة.
يسلط المؤلفون الضوء على التعقيدات المرتبطة بدمج هذه المواد في بنية ثلاثية الأبعاد، لا سيما في نموذج أولي قائم على السيليكون حيث يتم استخدام الربط الجزيئي عند درجات حرارة منخفضة للسيليكون على العازل للتخفيف من تدهور الأداء في الطبقات السفلية. كما يتناولون التحديات الحرجة في التصنيع، بما في ذلك تأثير التغيرات في العمليات على أداء الأجهزة في الطبقات السفلية، وإمكانية وجود فراغات عند الواجهات، وجودة العوازل بين الطبقات، والمشاكل المتعلقة بالقصور المقاوم، والترابط الكهروستاتيكي، والتلوث. كل من هذه العوامل حاسمة لضمان الأداء الأمثل عبر طبقات الشريحة.
مناقشة
تسلط قسم المناقشة في الورقة الضوء على التقدم الكبير في مجال الإلكترونيات ثنائية الأبعاد (2D)، لا سيما في تخليق ودمج المواد ثنائية الأبعاد للتطبيقات واسعة النطاق. لقد مكنت تطور تقنيات النمو، من التقشير الميكانيكي إلى ترسيب البخار الكيميائي (CVD) وترسيب الطبقات الذرية (ALD)، من إنتاج مواد ثنائية الأبعاد عالية الجودة مثل MoS₂ وWS₂ على ركائز متنوعة، بما في ذلك رقائق السيليكون. ومن الجدير بالذكر أن القدرة على تحقيق تجانس على مستوى الرقائق والتحكم في ظروف النمو قد تم التأكيد عليها كأمر حاسم لنجاح دمج المواد ثنائية الأبعاد في الدوائر المتكاملة ثلاثية الأبعاد (ICs). تناقش الورقة أيضًا التحديات المرتبطة بنقل هذه المواد الحساسة إلى الركائز المستهدفة، مما يبرز الحاجة إلى طرق نقل عالية الإنتاجية وخالية من العيوب لضمان موثوقية الأجهزة.
علاوة على ذلك، يتناول القسم أهمية هندسة جهد العتبة (V_TH) في ترانزستورات تأثير المجال (FETs) المصنوعة من المواد ثنائية الأبعاد. يتم استكشاف تقنيات مثل التخصيب الاستبدالي وتخصيب نقل الشحنة السطحية (SCTD) كوسائل لتعديل V_TH، وهو أمر حاسم لتحسين أداء الأجهزة في التطبيقات منخفضة الطاقة. تؤكد الورقة على ضرورة تقليل التباين بين الأجهزة وزيادة العائد من خلال تحسين دقيق لعمليات التخليق والدمج. وتخلص إلى أنه على الرغم من تحقيق تقدم كبير، فإن البحث المستمر ضروري للتغلب على القيود الحالية، لا سيما في تحقيق الاتصالات الأومية وضمان قابلية توسيع الإلكترونيات ثنائية الأبعاد للتطبيقات المستقبلية.
DOI: https://doi.org/10.1038/s44287-024-00038-5
Publication Date: 2024-04-25
Author(s): Darsith Jayachandran et al.
Primary Topic: 2D Materials and Applications
Overview
The section discusses the transformative impact of three-dimensional (3D) integration on NAND flash memory technology and its potential for logic circuits through the vertical stacking of transistors. This shift is facilitated by advancements in silicon device structures, although the pursuit of further scaling necessitates the use of ultrathin semiconducting channels, which are challenging to achieve with silicon alone. Consequently, field-effect transistors utilizing two-dimensional (2D) semiconductors have gained attention due to their atomically thin characteristics and superior performance. Additionally, 2D materials provide a diverse range of functionalities, enabling the development of technologies that extend beyond traditional scaling, thus paving the way for sustainable and energy-efficient computing systems.
The conclusion emphasizes the exploration of very-large-scale integration in 2D electronics and the associated challenges and opportunities of 3D integration. The integration of 2D semiconductors in a 3D architecture promises significant advantages, including enhanced transistor scaling, increased device density, and the creation of multifunctional chips that incorporate non-computational devices. The review aims to clarify essential design considerations for 3D integrated circuits based on 2D materials and to foster greater interest in this innovative field.
Introduction
The introduction of this research paper highlights the significant advancements in digital electronics, particularly through the integration of metal-oxide-semiconductor field-effect transistors (MOSFETs) and the principles of universal Turing machines. This integration has driven the miniaturization and efficiency of electronic circuits, aligning with Gordon Moore’s prediction that transistor counts on chips would double approximately every two years, a phenomenon known as Moore’s law. Over the past five decades, the number of transistors per chip has surged from thousands to billions, prompting a dual approach to scaling in semiconductor technology: enhancing system-level integration to increase transistor counts and incorporating additional functionalities, alongside refining the individual dimensions and structures of transistors.
To support system-level integration, various 3D integrated circuit (IC) packaging techniques have emerged, such as Intel’s Foveros and TSMC’s 3DFabric, which leverage system-on-integrated-chips technology. These innovations, including wire bonding and through-silicon vias, facilitate improved interconnect bandwidth and performance while potentially lowering costs, particularly in chiplet stacking. However, the International Roadmap for Devices and Systems indicates that future semiconductor nodes will necessitate highly parallel 3D architectures, achievable through the sequential stacking of devices, underscoring the ongoing evolution and challenges in semiconductor scaling.
Methods
In this section, the authors discuss the selection of materials and fabrication techniques for 3D chip integration, emphasizing the importance of device functionalities such as n-and p-type 2D FETs, memory devices, and sensors for various applications. The choice of materials is influenced by their thermal properties, compatibility with fabrication processes, and the specific requirements for inter-tier connections, dielectrics, and thermal management.
The authors highlight the complexities involved in integrating these materials into a 3D architecture, particularly in a silicon-based prototype where low-temperature molecular bonding of silicon-on-insulator is employed to mitigate performance degradation in lower tiers. They also address critical fabrication challenges, including the impact of process variations on the performance of bottom-tier devices, the potential for voids at interfaces, the quality of inter-tier dielectrics, and issues related to resistive shorts, electrostatic coupling, and contamination. Each of these factors is crucial for ensuring optimal performance across the chip’s tiers.
Discussion
The discussion section of the paper highlights significant advancements in the field of two-dimensional (2D) electronics, particularly in the synthesis and integration of 2D materials for large-scale applications. The evolution of growth techniques, from mechanical exfoliation to chemical vapor deposition (CVD) and atomic layer deposition (ALD), has enabled the production of high-quality 2D materials like MoS₂ and WS₂ on various substrates, including silicon wafers. Notably, the ability to achieve wafer-scale uniformity and control over growth conditions has been emphasized as crucial for the successful integration of 2D materials into three-dimensional (3D) integrated circuits (ICs). The paper also discusses the challenges associated with transferring these delicate materials to target substrates, highlighting the need for high-throughput, defect-free transfer methods to ensure device reliability.
Furthermore, the section addresses the importance of threshold voltage (V_TH) engineering in field-effect transistors (FETs) made from 2D materials. Techniques such as substitutional doping and surface charge-transfer doping (SCTD) are explored as means to modulate V_TH, which is critical for optimizing device performance in low-power applications. The paper underscores the necessity of minimizing device-to-device variability and enhancing yield through meticulous optimization of synthesis and integration processes. It concludes that while significant progress has been made, ongoing research is essential to overcome existing limitations, particularly in achieving ohmic contacts and ensuring the scalability of 2D electronics for future applications.