DOI: https://doi.org/10.1038/s41467-024-55380-x
PMID: https://pubmed.ncbi.nlm.nih.gov/39747829
تاريخ النشر: 2025-01-02
المؤلف: Taixin Li وآخرون
الموضوع الرئيسي: وظائف غير قابلة للاستنساخ (PUFs) وأمن الأجهزة
نظرة عامة
يتناول هذا القسم تطوير دالة غير قابلة للتكرار (PUF) تعتمد على ترانزستور تأثير المجال الفيروي (FeFET) مصممة للمصادقة في أجهزة إنترنت الأشياء (IoT). تُظهر الـ PUF المقترحة سمات رئيسية مثل استهلاك الطاقة المنخفض، وإعادة التكوين العالية، ومساحة كبيرة من أزواج التحدي والاستجابة (CRP)، مما يجعلها مناسبة للتطبيقات الخفيفة. تم تصنيعها في تقنية 28 نانومتر، وتظهر الـ PUF اتساقًا عاليًا، وتفردًا، وقابلية للتكرار في القياسات التجريبية.
من الجدير بالذكر أن الـ PUF المعتمد على FeFET يحقق طاقة قراءة منخفضة للغاية تبلغ 1.89 فمتوجول لكل بت، متجاوزًا بشكل كبير الـ PUFs الحالية المتطورة. بالإضافة إلى ذلك، تُظهر مقاومة ضد تغيرات المعلمات ومرونة ضد هجمات التعلم الآلي، مما يبرز إمكاناتها كحل آمن لتطبيقات إنترنت الأشياء. يعزز دمج الحوسبة في مجال الشحن من أدائها، مما يضع هذه الـ PUF كمرشح واعد لتنفيذات أمان إنترنت الأشياء المستقبلية.
الطرق
في هذا القسم، يوضح المؤلفون المنهجيات التجريبية والمحاكاة المستخدمة للتحقق من توافق CMOS وقدرات التكامل لتصميم دالة غير قابلة للتكرار (PUF) تعتمد على 2FeFET-1C. استخدمت عملية التصنيع تقنية 28 نانومتر HKMG، مما أنتج مصفوفة FeFET من نوع AND بحجم 9×7 تحاكي الخصائص التشغيلية لخلايا 2FeFET-1C. يسمح هذا الإعداد بقياس دقيق للجهد $V_X$ عبر الخلايا، وهو أمر حاسم لتقييم أداء الـ PUF تحت ظروف التصنيع الواقعية. تدعم مصفوفة نوع AND قابلية التوسع، بأبعاد صغيرة تصل إلى 80 نانومتر × 30 نانومتر، مما يسهل التقييم الشامل لأداء الـ PUF على نطاق واسع.
تتضمن إطار المحاكاة قيم $V_X$ المستمدة تجريبيًا، مما يضمن أن النموذج يعكس بدقة السلوك الفيزيائي للـ FeFETs. تعزز استقرار $V_X$، المتأثر بشكل أساسي بالجهد المستمر وأقل تأثرًا بالتغذية الراجعة السعوية، موثوقية عملية الحوسبة في مجال الشحن. يأخذ المؤلفون أيضًا في الاعتبار مختلف العيوب غير المثالية، بما في ذلك عيوب المكثفات والضوضاء الحرارية، في محاكاةاتهم. لتقييم الأداء، يتم اشتقاق مقاييس مثل استهلاك الطاقة والكمون باستخدام نموذج SPICE مضغوط تم معايرته لـ FeFET، والذي يلتقط ديناميات المكثف الفيروي ومكثف بوابة MOSFET الداخلي بشكل فعال. تشمل عمليات التسجيل وإعادة التكوين لخلايا الـ PUF إجراء إعادة تعيين وكتابة منهجي، يتبعه قياس متوازي لـ $V_X$، الذي يظهر تباينات عشوائية بسبب خصائص الجهاز. تستخدم آلية توليد الاستجابة هذه الفولتية المقاسة لمحاكاة الاقتران السعوي، مما ينتج في النهاية تدفق بتات بناءً على متجهات التحدي المدخلة بشكل متسلسل.
النتائج
يقدم قسم “النتائج” نتائج الدراسة، مع تسليط الضوء على النتائج الرئيسية المستمدة من الإجراءات التجريبية أو التحليلية المستخدمة. تشير البيانات إلى اتجاهات وعلاقات مهمة تدعم الفرضيات الأولية. يتم الإبلاغ عن مقاييس محددة، مثل الأهمية الإحصائية (قيم p)، وأحجام التأثير، وفترات الثقة، لدعم النتائج.
بالإضافة إلى ذلك، غالبًا ما يتم توضيح النتائج من خلال الرسوم البيانية والجداول، التي توفر تمثيلًا بصريًا لاتجاهات البيانات. تسهل هذه الوسائل البصرية تفسير العلاقات المعقدة وتعزز وضوح النتائج. بشكل عام، تسهم النتائج في تقديم رؤى قيمة في هذا المجال، مما يشير إلى تداعيات محتملة للبحوث المستقبلية والتطبيقات العملية.
المناقشة
يركز قسم المناقشة في ورقة البحث على خصائص وتطبيقات محتملة لترانزستورات تأثير المجال الفيروي (FeFETs) في دالات غير قابلة للتكرار (PUFs) منخفضة الطاقة. يبرز المؤلفون مزايا الـ FeFETs، خاصة تكاملها ضمن هيكل معدن-فيروي-عازل-أشباه الموصلات (MFIS)، مما يسمح بجهود تشغيل منخفضة وقابلية عالية للتوسع. من الجدير بالذكر أن الـ FeFETs تظهر نافذة ذاكرة تبلغ 1.8 فولت عند جهد كتابة 2 فولت وتظهر تحكمًا كبيرًا على جهد العتبة (V_TH) من خلال حالات الاستقطاب في الطبقة الفيروية. يمكّن هذا السلوك غير المتطاير، جنبًا إلى جنب مع قدرات الكتابة السعوية، من تشغيل منخفض الطاقة للغاية، مما يجعل الـ FeFETs مناسبة لتطبيقات الحوسبة الحافة.
تقترح الورقة بنية PUF قوية تعتمد على FeFET باستخدام تصميم خلية 2FeFET-1C. يستفيد هذا التصميم من التباين الثابت بين الخلايا (C2C) في V_TH كمصدر للانتروبيا، مما يعزز إعادة التكوين والتفرد عبر دورات متعددة من توليد أزواج التحدي والاستجابة (CRP). يقدم المؤلفون نتائج تجريبية تظهر اتساقًا عاليًا وقابلية للتكرار لاستجابات الـ PUF، مع وزن هامينغ قريب من 50% ومعدل خطأ بت (BER) صفري عبر دورات إعادة التكوين المختلفة. تُظهر الـ PUF المقترحة أداءً فعالًا من حيث الطاقة، حيث تبقى طاقة القراءة أقل من 40 فمتوجول لكل بت، ويعزى ذلك إلى طريقة الحوسبة في مجال الشحن والخصائص المنخفضة الطاقة الفطرية للـ FeFETs. تشير النتائج إلى أن الـ PUF المعتمد على FeFET ليس فقط قويًا ضد تغيرات المعلمات ولكن أيضًا مرنًا ضد هجمات التعلم الآلي، مما يقدم حلاً واعدًا لتطبيقات الأجهزة الآمنة.
DOI: https://doi.org/10.1038/s41467-024-55380-x
PMID: https://pubmed.ncbi.nlm.nih.gov/39747829
Publication Date: 2025-01-02
Author(s): Taixin Li et al.
Primary Topic: Physical Unclonable Functions (PUFs) and Hardware Security
Overview
This section discusses the development of a ferroelectric field-effect transistor (FeFET)-based physical unclonable function (PUF) designed for authentication in Internet of Things (IoT) devices. The proposed PUF exhibits key attributes such as low power consumption, high reconfigurability, and a large challenge-response pair (CRP) space, making it suitable for lightweight applications. Fabricated at the 28 nm technology node, the PUF demonstrates high uniformity, uniqueness, and repeatability in experimental measurements.
Notably, the FeFET-based PUF achieves an ultra-low readout energy of 1.89 fJ per bit, significantly surpassing existing state-of-the-art PUFs. Additionally, it shows robustness against parameter variations and resilience to machine learning attacks, underscoring its potential as a secure solution for IoT applications. The integration of charge-domain in-memory computing further enhances its performance, positioning this PUF as a promising candidate for future IoT security implementations.
Methods
In this section, the authors detail the experimental and simulation methodologies employed to validate the CMOS compatibility and integration capabilities of their proposed 2FeFET-1C Physical Unclonable Function (PUF) design. The fabrication utilized a 28 nm HKMG technology node, producing a 9×7 AND-type FeFET array that mimics the operational characteristics of the 2FeFET-1C cells. This setup allows for accurate measurement of the voltage $V_X$ across the cells, which is critical for evaluating the performance of the PUF under realistic manufacturing conditions. The AND-type array supports scalability, with dimensions as small as 80 nm × 30 nm, facilitating a comprehensive assessment of large-scale PUF performance.
The simulation framework incorporates experimentally derived $V_X$ values, ensuring that the model accurately reflects the physical behavior of the FeFETs. The stability of $V_X$, influenced primarily by DC voltage and minimally by capacitive feedback, enhances the reliability of the charge-domain computing process. The authors also account for various non-idealities, including capacitor imperfections and thermal noise, in their simulations. For performance evaluation, metrics such as energy consumption and latency are derived using a calibrated compact FeFET SPICE model, which effectively captures the dynamics of the ferroelectric capacitor and the internal MOSFET gate capacitor. The registration and reconfiguration processes of the PUF cells involve a systematic reset and write procedure, followed by parallel measurement of $V_X$, which exhibits random variations due to device characteristics. The response generation mechanism utilizes these measured voltages to simulate capacitive coupling, ultimately producing a bitstream based on sequentially input challenge vectors.
Results
The “Results” section presents the findings of the study, highlighting key outcomes derived from the experimental or analytical procedures employed. The data indicate significant trends and relationships that support the initial hypotheses. Specific metrics, such as statistical significance (p-values), effect sizes, and confidence intervals, are reported to substantiate the findings.
Additionally, the results are often illustrated through graphs and tables, which provide a visual representation of the data trends. These visual aids facilitate the interpretation of complex relationships and enhance the clarity of the results. Overall, the findings contribute valuable insights to the field, suggesting potential implications for future research and practical applications.
Discussion
The discussion section of the research paper focuses on the characteristics and potential applications of ferroelectric field-effect transistors (FeFETs) in low-power physical unclonable functions (PUFs). The authors highlight the advantages of FeFETs, particularly their integration within a metal-ferroelectric-insulator-semiconductor (MFIS) structure, which allows for low operating voltages and high scalability. Notably, the FeFETs exhibit a memory window of 1.8 V at a 2 V write voltage and demonstrate significant control over threshold voltage (V_TH) through polarization states in the ferroelectric layer. This nonvolatile behavior, combined with capacitive write capabilities, enables ultra-low power operation, making FeFETs suitable for edge computing applications.
The paper proposes a robust FeFET-based strong PUF architecture utilizing a 2FeFET-1C cell design. This design leverages the consistent cell-to-cell (C2C) variation in V_TH as an entropy source, enhancing reconfigurability and uniqueness across multiple cycles of challenge-response pair (CRP) generation. The authors present experimental results demonstrating high uniformity and repeatability of the PUF responses, with a Hamming Weight close to 50% and zero bit error rate (BER) across various reconfiguration cycles. The proposed PUF exhibits energy-efficient performance, with readout energy remaining below 40 fJ per bit, attributed to the charge-domain computation method and the inherent low-power characteristics of FeFETs. The findings suggest that the FeFET-based PUF is not only robust against parameter variations but also resilient to machine learning attacks, thereby presenting a promising solution for secure hardware applications.