DOI: https://doi.org/10.1038/s41586-024-07786-2
PMID: https://pubmed.ncbi.nlm.nih.gov/39112708
تاريخ النشر: 2024-08-07
المؤلف: Daobing Zeng وآخرون
الموضوع الرئيسي: مواد وأجهزة أشباه الموصلات
نظرة عامة
تناقش هذه القسم التحديات والتقدم في تطوير ترانزستورات تأثير الحقل ثنائية الأبعاد (2D) باستخدام مواد رقيقة ذريًا. على الرغم من الخصائص الفيزيائية والكهربائية الواعدة للمواد ثنائية الأبعاد مثل ثنائي كبريتيد الموليبدينوم (MoS₂)، فإن نقص العوازل عالية الجودة المناسبة قد أعاق إمكاناتها الكاملة في تطبيقات الترانزستور. يقدم المؤلفون نهجًا جديدًا من خلال تصنيع أكسيد الألمنيوم أحادي البلورة رقيق الذرات (c-Al₂O₃) كعازل للبوابة العلوية، محققين سمكًا قدره 1.25 نانومتر من خلال تقنيات الأكسدة التداخلية. تظهر هذه الطبقة من c-Al₂O₃ خصائص ملائمة، بما في ذلك تيار تسرب بوابة منخفض، وكثافة حالة واجهة مخفضة، وقوة عازلة عالية، مما يتماشى مع متطلبات خارطة الطريق الدولية للأجهزة والأنظمة.
تسلط الدراسة الضوء على قيود العوازل غير المتبلورة التقليدية، التي تعطل النظام طويل المدى وتؤدي إلى تيارات تسرب عالية وجودة واجهة رديئة. بالمقابل، تواجه العوازل البلورية، على الرغم من كونها مفيدة نظريًا، تحديات مثل تيارات تسرب عالية وصعوبات في تحقيق تحكم دقيق على السمك والمساحة. أدت التكامل الناجح لـ c-Al₂O₃ في ترانزستورات MoS₂ FET ذات البوابة العلوية إلى انزلاق تحت العتبة حاد قدره 61 مللي فولت ديسيبل⁻¹، ونسبة تيار تشغيل/إيقاف قدرها 10⁸، واهتزاز ضئيل قدره 10 مللي فولت. تُظهر هذه الأعمال الإمكانية للعوازل أحادية البلورة عالية الجودة لتمكين تقدم تقنيات FET ثنائية الأبعاد القابلة للتوسع، بما في ذلك التطبيقات في السعة السلبية وترانزستورات الدوران، مما يلبي الحاجة إلى حلول مبتكرة مع اقتراب ترانزستورات السيليكون من حدود قياسها.
طرق
في هذا القسم، يتم تفصيل الطرق المستخدمة في تصنيع وتوصيف ترانزستورات MoS\(_2\) والغرافيت. تم تقشير رقائق MoS\(_2\) ميكانيكيًا ونقلها جافًا إلى ركيزة سيليكون p++ SiO\(_2\)/300-nm باستخدام أفلام هلام PF. بالنسبة للتصنيع الدفعي، تم تشكيل طبقة MoS\(_2\) أحادية البلورة متعددة البلورات المزروعة عبر ترسيب البخار الكيميائي (CVD) على الياقوت إلى مصفوفات من خلال النقش الأيوني التفاعلي (RIE) والضوء الضوئي. بالمثل، تم تصنيع ترانزستورات الغرافيت عن طريق نقل الغرافيت المزروع بواسطة CVD من ركيزة الجرمانيوم إلى ركيزة السيليكون، تلاها RIE والضوء الضوئي. خضعت جميع المواد ثنائية الأبعاد للتسخين في الفراغ عند 250 درجة مئوية لمدة ساعتين لإزالة مقاومة الضوء والملوثات.
شمل توصيف الأجهزة تشتت رامان لتقييم جودة الغرافيت وMoS\(_2\) المزروع بواسطة CVD، باستخدام ليزر تحفيز بطول موجي 514 نانومتر على مطياف HORIBA Jobin Yvon HR800. تم تحليل طبوغرافيا سطح الغرافيت على الجرمانيوم باستخدام مجهر القوة الذرية (AFM)، بينما تم استخدام المجهر الإلكتروني الماسح (SEM) لفحص هيكل سطح الأجهزة. تم إجراء القياسات الكهربائية في درجة حرارة الغرفة تحت ظروف محيطة باستخدام محلل معلمات أشباه الموصلات Agilent B1500A وماسح ضوئي ضوئي عالي الدقة تجاري (MStarter200).
مناقشة
في هذه الدراسة، طور المؤلفون بنجاح طبقة عازلة من أكسيد الألمنيوم أحادي البلورة عالية الجودة (c-Al$_2$O$_3$) لترانزستورات ثنائية الأبعاد ذات البوابة العلوية، تحديدًا على ترانزستور تأثير الحقل ثنائي كبريتيد الموليبدينوم (MoS$_2$). باستخدام مجموعة من الرفع الإيبيتاكسي والأكسدة التداخلية، حققوا طبقة رقيقة ذرية من c-Al$_2$O$_3$ بسمك 1.25 نانومتر، والتي تظهر خصائص عازلة متفوقة، بما في ذلك تيار تسرب بوابة (J) أقل من $1 \times 10^{-6}$ A cm$^{-2}$، وكثافة حالة واجهة (D$_{it}$) قدرها $8.4 \times 10^{9}$ cm$^{-2}$ eV$^{-1}$، وقوة عازلة (E$_{bd}$) قدرها 17.4 MV cm$^{-1}$. تلبي هذه الخصائص متطلبات خارطة الطريق الدولية للأجهزة والأنظمة (IRDS) للأجهزة منخفضة الطاقة، مما يظهر إمكانيات c-Al$_2$O$_3$ في تعزيز أداء المواد ثنائية الأبعاد.
استخدمت عملية التصنيع طريقة نقل فان دير فالز (vdW)، مما يسمح بالتكامل السلس لكامل مجموعة FET على قناة MoS$_2$. أظهر ترانزستور MoS$_2$ FET ذو البوابة العلوية الناتج انزلاق تحت العتبة (SS) حاد قدره 61 مللي فولت ديسيبل⁻¹، ونسبة تيار تشغيل/إيقاف قدرها $10^8$، واهتزاز ضئيل قدره 10 مللي فولت، مما يدل على تحكم كهربائي ممتاز وتجانس عبر دفعة من 100 جهاز. يبرز المؤلفون قابلية توسيع نهجهم، مشيرين إلى أن تخليق c-Al$_2$O$_3$ أحادي البلورة يمكن أن يمتد إلى معادن وأكاسيد أخرى، مما يمهد الطريق للتطبيقات الصناعية لأشباه الموصلات ثنائية الأبعاد والدارات المتكاملة. من المتوقع أن يسهل هذا التقدم انتقال المواد ثنائية الأبعاد من البيئات المخبرية إلى التصنيع التجاري، خاصةً بالتزامن مع العمليات السيليكونية المعمول بها.
DOI: https://doi.org/10.1038/s41586-024-07786-2
PMID: https://pubmed.ncbi.nlm.nih.gov/39112708
Publication Date: 2024-08-07
Author(s): Daobing Zeng et al.
Primary Topic: Semiconductor materials and devices
Overview
This section discusses the challenges and advancements in the development of two-dimensional (2D) field-effect transistors (FETs) utilizing atomically thin materials. Despite the promising physical and electrical properties of 2D materials like molybdenum disulfide (MoS₂), the lack of suitable high-quality dielectrics has hindered their full potential in transistor applications. The authors present a novel approach by fabricating atomically thin single-crystalline aluminum oxide (c-Al₂O₃) as a top-gate dielectric, achieving a thickness of 1.25 nm through intercalative oxidation techniques. This c-Al₂O₃ layer exhibits favorable characteristics, including low gate leakage current, reduced interface state density, and high dielectric strength, aligning with the International Roadmap for Devices and Systems requirements.
The study highlights the limitations of conventional amorphous dielectrics, which disrupt long-range order and lead to high leakage currents and poor interface quality. In contrast, crystalline dielectrics, while theoretically advantageous, face challenges such as high leakage currents and difficulties in achieving precise control over thickness and area. The successful integration of c-Al₂O₃ in top-gate MoS₂ FETs resulted in a steep subthreshold swing of 61 mV dec⁻¹, an on/off current ratio of 10⁸, and minimal hysteresis of 10 mV. This work demonstrates the potential for high-quality single-crystalline dielectrics to enable the advancement of scalable 2D FET technologies, including applications in negative capacitance and spin transistors, addressing the need for innovative solutions as silicon FETs approach their scaling limits.
Methods
In this section, the methods employed for the fabrication and characterization of MoS\(_2\) and graphene transistors are detailed. The MoS\(_2\) flakes were mechanically exfoliated and dry-transferred onto a 300-nm SiO\(_2\)/p++ silicon substrate using PF gel films. For batch fabrication, polycrystalline monolayer MoS\(_2\) grown via chemical vapor deposition (CVD) on sapphire was patterned into arrays through reactive ion etching (RIE) and photolithography. Similarly, graphene transistors were fabricated by transferring CVD-grown graphene from a germanium substrate to a silicon substrate, followed by RIE and photolithography. All 2D materials underwent vacuum annealing at 250 °C for 2 hours to eliminate photoresist and contaminants.
Characterization of the devices involved Raman scattering to assess the quality of the CVD graphene and MoS\(_2\), utilizing a 514-nm excitation laser on a HORIBA Jobin Yvon HR800 spectrometer. Surface topography of the graphene on germanium was analyzed using atomic force microscopy (AFM), while scanning electron microscopy (SEM) was employed to examine the surface structure of the devices. Electrical measurements were conducted at room temperature under ambient conditions using an Agilent B1500A semiconductor parameter analyzer and a commercial high-resolution photoelectric scanner (MStarter200).
Discussion
In this study, the authors successfully developed a high-quality single-crystalline aluminum oxide (c-Al$_2$O$_3$) dielectric layer for top-gate 2D transistors, specifically on a molybdenum disulfide (MoS$_2$) field-effect transistor (FET). Utilizing a combination of epitaxial lift-off and intercalative oxidation, they achieved an atomically thin c-Al$_2$O$_3$ layer with a thickness of 1.25 nm, which exhibits superior dielectric properties, including a gate leakage current (J) of less than $1 \times 10^{-6}$ A cm$^{-2}$, an interface state density (D$_{it}$) of $8.4 \times 10^{9}$ cm$^{-2}$ eV$^{-1}$, and a dielectric strength (E$_{bd}$) of 17.4 MV cm$^{-1}$. These characteristics meet the International Roadmap for Devices and Systems (IRDS) requirements for low-power devices, demonstrating the potential of c-Al$_2$O$_3$ in enhancing the performance of 2D materials.
The fabrication process employed a van der Waals (vdW) transfer method, allowing for the seamless integration of the entire FET stack onto the MoS$_2$ channel. The resulting top-gate MoS$_2$ FET exhibited a steep subthreshold swing (SS) of 61 mV dec$^{-1}$, an on/off current ratio of $10^8$, and minimal hysteresis of 10 mV, indicating excellent electrostatic control and uniformity across a batch of 100 devices. The authors highlight the scalability of their approach, suggesting that the synthesis of single-crystalline c-Al$_2$O$_3$ can be extended to other metals and oxides, paving the way for industrial applications of 2D semiconductors and integrated circuits. This advancement is poised to facilitate the transition of 2D materials from laboratory settings to commercial manufacturing, particularly in conjunction with established silicon processes.