DOI: https://doi.org/10.1038/s44287-024-00045-6
تاريخ النشر: 2024-04-30
المؤلف: Senfeng Zeng وآخرون
الموضوع الرئيسي: أبحاث الجرافين وتطبيقاته
نظرة عامة
لقد تقدم تصغير ترانزستورات تأثير المجال من نوع أكسيد المعدن شبه الموصل (MOSFETs) بشكل كبير في تكنولوجيا الدوائر المتكاملة على مدى الستة عقود الماضية. ومع ذلك، فإن تحقيق أطوال بوابة أقل من 10 نانومتر يمثل تحديات بسبب تأثير القناة القصيرة. توفر المواد ثنائية الأبعاد (2DMs)، التي تتميز بسماكتها على المستوى الذري وخصائص الربط الفريدة، بدائل واعدة للتطبيقات التي تقل عن 10 نانومتر، وقد تمتد إلى عقد تكنولوجيا أقل من 3 نانومتر. بينما تشير نتائج المختبر إلى أن أداء ترانزستورات 2DM الفردية يمكن أن يتطابق أو يتجاوز أداء السيليكون، فإن الانتقال من النماذج الأولية في المختبر إلى التصنيع العملي لا يزال غير مؤكد.
تستعرض هذه المراجعة عمليات هندسة ترانزستورات 2DM MOSFETs مقارنةً بترانزستورات السيليكون التقليدية، مع تسليط الضوء على أوجه التشابه والاختلاف بينهما. وتقترح استراتيجيات لتحسين هندسة القناة والاتصال والعازل باستخدام 2DMs للتغلب على قيود القياس التي تواجهها أجهزة السيليكون. بالإضافة إلى ذلك، تتناول الورقة التحديات المتعلقة بتوسيع تكنولوجيا 2DM للدوائر المتكاملة على نطاق واسع، بما في ذلك الحاجة إلى طرق نقل موثوقة وتخليق مواد عالية الجودة مع سماكات طبقات قابلة للتحكم. إن معالجة هذه العقبات التقنية أمر ضروري للاستفادة الكاملة من مزايا 2DMs في تطبيقات أشباه الموصلات المستقبلية.
مقدمة
تناقش مقدمة هذه الورقة البحثية الدور الحاسم لترانزستورات تأثير المجال من نوع أكسيد المعدن شبه الموصل (MOSFETs) والدارات المتكاملة من نوع أكسيد المعدن شبه الموصل التكميلي (CMOS) في تقدم تكنولوجيا الدوائر المتكاملة. لقد أدى التصغير المستمر لترانزستورات MOSFETs، المدفوع بقانون مور، إلى تحسين الأداء والكفاءة. ومع ذلك، فإن التحديات مثل تأثيرات القناة القصيرة (SCE) قد أعاقت المزيد من القياس، مما دفع إلى استكشاف هياكل أجهزة جديدة مثل السيليكون على العازل وترانزستورات تأثير المجال ذات الزعانف. تهدف هذه الهياكل إلى تحسين التحكم في البوابة ولكنها تواجه قيودًا بسبب السعة الطفيلية وعدم الاستقرار الهيكلي عند الأبعاد التي تقل عن حوالي 10 نانومتر.
للتغلب على هذه القيود، تسلط الورقة الضوء على إمكانيات أشباه الموصلات ثنائية الأبعاد (2DMs)، التي تتكون من طبقات ذرية واحدة أو قليلة وتظهر حركة عالية لحاملات الشحنة بسبب واجهاتها الخالية من العيوب وتقليل التشتت. لقد أظهرت مواد مثل MoS₂ و WSe₂ أداءً إلكترونيًا واعدًا في ترانزستورات تأثير المجال ذات القنوات فائقة النحافة، مما يشير إلى أن 2DMs يمكن أن تسهل استمرار قياس الترانزستورات. تهدف المراجعة إلى مقارنة تكنولوجيا MOSFETs القائمة على السيليكون وتلك القائمة على 2DM، مع معالجة التحديات العلمية الرئيسية واستراتيجيات التحسين عبر هندسة القناة والاتصال والعازل. كما تؤكد على الحاجة إلى مزيد من الاستكشاف لـ 2DMs في التطبيقات الصناعية لضمان التوافق مع عمليات الإنتاج الحالية.
نقاش
يتناول قسم النقاش في الورقة التحديات والتقدم في هندسة العازل وهندسة القناة للمواد ثنائية الأبعاد (2DMs) في تطبيقات الترانزستور. يسلط الضوء على أهمية قياس الترانزستورات وفقًا لقانون دينارد لتعزيز الأداء مع تقليل استهلاك الطاقة. تتطلب قيود الترانزستورات التقليدية المسطحة بسبب تأثيرات القناة القصيرة (SCE) اعتماد هياكل متعددة البوابات، التي يمكن أن تحقق تحكمًا كهربائيًا أفضل وسلوكًا محسّنًا تحت العتبة. ومع ذلك، فإن القيود الفيزيائية للسيليكون تحد من المزيد من القياس، مما يجعل 2DMs مفيدة بسبب سماكتها الذرية وحركتها العالية، التي يمكن أن تحافظ على الأداء عند سماكة أقل من 1 نانومتر.
كما تؤكد الورقة على أهمية هندسة الاتصال في القنوات فائقة النحافة، مشيرة إلى أن الطرق التقليدية لتقليل مقاومة الاتصال، مثل تشكيل السليسايد، قد لا تكون فعالة بالنسبة لـ 2DMs بسبب خصائص واجهتها الفريدة. يتم اقتراح أساليب مبتكرة، بما في ذلك استخدام المعادن شبه الموصلة والاتصالات الحافة، لتعزيز أداء ترانزستورات 2DM. علاوة على ذلك، فإن جودة طبقة العازل وواجهتها مع قناة 2DM أمر حاسم لأداء الجهاز، مع اقتراح استراتيجيات مختلفة لتحسين هذه الواجهة، مثل استخدام طبقات البذور والعوازل المكدسة بطريقة فان دير فالس. بشكل عام، بينما تظهر 2DMs وعدًا لتقنيات الترانزستور المستقبلية، هناك حاجة إلى مزيد من البحث لتحسين أداء PMOS ومعالجة التحديات المتعلقة بمقاومة الاتصال وجودة العازل.
DOI: https://doi.org/10.1038/s44287-024-00045-6
Publication Date: 2024-04-30
Author(s): Senfeng Zeng et al.
Primary Topic: Graphene research and applications
Overview
The miniaturization of metal-oxide-semiconductor field-effect transistors (MOSFETs) has significantly advanced integrated circuit technology over the past six decades. However, achieving gate lengths below 10 nm presents challenges due to the short channel effect. Two-dimensional materials (2DMs), characterized by their atomic-scale thickness and unique bonding properties, offer promising alternatives for sub-10 nm applications, potentially extending down to sub-3 nm technology nodes. While laboratory results indicate that the performance of individual 2DM transistors can match or exceed that of silicon, the transition from laboratory prototypes to practical fabrication remains uncertain.
This review examines the engineering processes of 2DM MOSFETs in comparison to traditional silicon MOSFETs, highlighting both their similarities and differences. It proposes strategies for optimizing channel, contact, and dielectric engineering with 2DMs to overcome the scaling limitations faced by silicon devices. Additionally, the paper addresses the challenges of scaling up 2DM technology for large-scale integrated circuits, including the need for reliable transfer methods and high-quality material synthesis with controllable layer thicknesses. Addressing these technical hurdles is essential for fully leveraging the advantages of 2DMs in future semiconductor applications.
Introduction
The introduction of this research paper discusses the critical role of metal-oxide-semiconductor field-effect transistors (MOSFETs) and complementary metal-oxide-semiconductor (CMOS) circuits in advancing integrated circuit technology. The continuous miniaturization of MOSFETs, driven by Moore’s law, has led to enhanced performance and efficiency. However, challenges such as short channel effects (SCE) have hindered further scaling, prompting the exploration of novel device architectures like silicon-on-insulator and fin field-effect transistors. These architectures aim to improve gate control but face limitations due to parasitic capacitance and structural instability at dimensions below approximately 10 nm.
To overcome these limitations, the paper highlights the potential of two-dimensional semiconductors (2DMs), which consist of single or few atomic layers and exhibit high charge carrier mobility due to their defect-free interfaces and minimized scattering. Materials such as MoS₂ and WSe₂ have demonstrated promising electronic performance in ultra-thin channel FETs, suggesting that 2DMs could facilitate continued transistor scaling. The review aims to compare silicon-based and 2DM-based MOSFET technologies, addressing key scientific challenges and optimization strategies across channel, contact, and dielectric engineering. It also emphasizes the need for further exploration of 2DMs in industrial applications to ensure compatibility with existing production processes.
Discussion
The discussion section of the paper addresses the challenges and advancements in dielectric engineering and channel engineering for two-dimensional materials (2DMs) in transistor applications. It highlights the significance of scaling transistors in accordance with Dennard’s law to enhance performance while reducing power consumption. The limitations of traditional planar transistors due to short-channel effects (SCE) necessitate the adoption of multigate structures, which can achieve better electrostatic control and improved subthreshold behavior. However, the physical constraints of silicon limit further scaling, making 2DMs advantageous due to their atomic thickness and high mobility, which can maintain performance at sub-1 nm thickness.
The paper also emphasizes the importance of contact engineering in ultra-thin channels, noting that traditional methods of reducing contact resistance, such as silicide formation, may not be effective for 2DMs due to their unique interface characteristics. Innovative approaches, including the use of semimetals and edge contacts, are proposed to enhance the performance of 2DM transistors. Furthermore, the quality of the dielectric layer and its interface with the 2DM channel is critical for device performance, with various strategies suggested to improve this interface, such as using seed layers and vdW-stacked dielectrics. Overall, while 2DMs show promise for future transistor technologies, further research is needed to optimize PMOS performance and address challenges related to contact resistance and dielectric quality.