DOI: https://doi.org/10.1109/tc.2026.3671835
تاريخ النشر: 2026-03-09
المؤلف: Lin Ding وآخرون
الموضوع الرئيسي: التشفير وأمان البيانات
نظرة عامة
تقدم ورقة البحث APACHE، وهي بنية جديدة متعددة الطبقات للحوسبة القريبة من الذاكرة مصممة لتعزيز أداء أنظمة التشفير الشامل بالكامل (FHE)، مستهدفة بشكل خاص كل من تطبيقات BFV/CKKS وTFHE. يبرز المؤلفون التحديات التي تواجه مسرعات FHE الحالية، بما في ذلك انخفاض استخدام الأجهزة وعرض النطاق الترددي غير الكافي للذاكرة، والتي تنشأ من التعقيد المتزايد لخطط FHE وتصميمات الخوارزميات متعددة الأنظمة. من خلال تحليل تدفق البيانات عبر مختلف أنظمة FHE، تستخدم APACHE تصميم وحدة وظيفية دقيقة تعمل على تحسين استخدام الموارد وعرض النطاق الترددي للذاكرة.
تظهر النتائج التجريبية أن APACHE تتفوق بشكل كبير على مسرعات FHE الحديثة القائمة على الدوائر المتكاملة (ASIC)، محققة تحسينات في الأداء تتراوح من 10.63× إلى 35.47× عبر مجموعة متنوعة من معايير التطبيقات مثل Lola MNIST وHELR وVSP وHE 3 DB. تصنف البنية بشكل استراتيجي مشغلات FHE إلى أنواع كثيفة البيانات وكثيفة الحساب، مع التركيز على تخصيص الوحدات الوظيفية (FUs) عند مستويات الذاكرة المناسبة بدلاً من مجرد زيادة الموارد الحاسوبية. لا تعزز هذه الطريقة فقط استخدام الأجهزة ولكنها تقلل أيضًا من عرض النطاق الترددي الخارجي بمقدار 3.15 × 10^5، مما يظهر تفوق APACHE في تسريع تطبيقات FHE متعددة الأنظمة.
مقدمة
تناقش مقدمة الورقة الأهمية المتزايدة للتشفير الشامل بالكامل (FHE) في سياق التخزين والحوسبة المعتمدة على السحابة، مع تسليط الضوء على قدرتها على تأمين سرية البيانات مع السماح بإجراء حسابات معقدة على البيانات المشفرة. يشير المؤلفون إلى اتجاه نحو استخدام إنشاءات FHE متعددة الأنظمة، والتي تجمع بين أنظمة FHE المختلفة مثل TFHE وCKKS لإنشاء بروتوكولات تحافظ على الخصوصية قابلة للتطبيق في مجالات مثل التعلم الآلي الخاص وقواعد البيانات المشفرة. ومع ذلك، فإن دمج أنظمة FHE متعددة يقدم تحديات تتعلق بالكفاءة الحاسوبية والتواصلية، مما يستلزم تصميمات معمارية مبتكرة لمسرعات FHE.
لمعالجة هذه التحديات، يقترح المؤلفون بنية جديدة تُدعى APACHE، والتي تستخدم تسلسل هرمي للذاكرة من ثلاثة مستويات لتحسين استخدام عرض النطاق الترددي وتقليل الاعتماد على وحدات الذاكرة عالية التكلفة. يؤكدون على الحاجة إلى توبولوجيات توصيل قابلة للتكوين لتعزيز استخدام الأجهزة عبر مشغلات FHE المتنوعة. تهدف البنية المقترحة إلى تحقيق تحسينات كبيرة في الأداء، مع تقييمات تشير إلى تسريع يتراوح من 4.07× إلى 35.47× مقارنة بمسرعات FHE الحالية. تختتم هذه القسم بتوضيح هيكل الورقة، الذي يتضمن مراجعة للأعمال ذات الصلة، ونظرة عامة على بنية APACHE، ونتائج تجريبية.
نقاش
في نقاش ورقة البحث، يبرز المؤلفون التقدم في تصميمات الدوائر التي تهدف إلى تسريع التشفير الشامل بالكامل (FHE) من خلال تنفيذات الأجهزة المختلفة، بما في ذلك مسرعات FPGA وASIC. لقد أظهرت هذه التصميمات تحسينات كبيرة في الأداء، حيث حققت مسرعات FPGA تسريعًا بمئات المرات مقارنة بتنفيذات CPU التقليدية، بينما أظهرت التصميمات الأولية لـ ASIC تحسينات بمئات الآلاف من المرات لخطط FHE محددة مثل BFV/CKKS وTFHE. تقدم الورقة APACHE، وهي بنية جديدة تنظم عناصر الحوسبة والتخزين في ثلاثة مستويات من الذاكرة لتحسين عمليات FHE، وبالتالي معالجة التحديات المتعلقة بخصائص كثيفة البيانات وكثيفة الحساب في مشغلات FHE.
تستخدم APACHE وحدة جدولة تدير بشكل فعال التوازي على مستوى المهام، مما يقلل بشكل كبير من أحمال الإدخال/الإخراج خارج الشريحة. تتميز البنية بمستوى حوسبة قريبة من الذاكرة (NMC) الذي يستخدم شرائح DRAM القياسية ووحدات وظيفية قابلة للتكوين (FUs) لتعزيز عرض النطاق الترددي الداخلي وتقليل الاتصالات الزائدة للإدخال/الإخراج. يؤكد المؤلفون على أهمية توبولوجيا توصيل مرنة تستوعب تدفقات بيانات مشغلات FHE المختلفة، مما يؤدي إلى تحسين معدلات استخدام الوحدات الوظيفية، خاصة لعمليات (I)NTT. تشير النتائج التجريبية إلى أن APACHE تتفوق على مسرعات FHE الحالية، محققة تسريعات كبيرة عبر تطبيقات متعددة، مما يظهر فعاليتها في تعزيز أداء أنظمة FHE متعددة الأنظمة.
DOI: https://doi.org/10.1109/tc.2026.3671835
Publication Date: 2026-03-09
Author(s): Lin Ding et al.
Primary Topic: Cryptography and Data Security
Overview
The research paper introduces APACHE, a novel layered near-memory computing architecture designed to enhance the performance of Fully Homomorphic Encryption (FHE) schemes, specifically targeting both BFV/CKKS-like and TFHE-like implementations. The authors highlight the challenges faced by existing FHE accelerators, including low hardware utilization and inadequate memory bandwidth, which arise from the increasing complexity of FHE schemes and multi-scheme algorithm designs. By analyzing the data flow across various FHE schemes, APACHE employs a fine-grained functional unit design that optimizes resource utilization and memory bandwidth.
Experimental results demonstrate that APACHE significantly outperforms state-of-the-art ASIC FHE accelerators, achieving performance improvements ranging from 10.63× to 35.47× across diverse application benchmarks such as Lola MNIST, HELR, VSP, and HE 3 DB. The architecture strategically classifies FHE operators into data-heavy and computation-heavy types, emphasizing the allocation of functional units (FUs) at appropriate memory levels rather than merely increasing computational resources. This approach not only enhances hardware utilization but also reduces external I/O bandwidth by a factor of 3.15 × 10^5, showcasing APACHE’s superiority in accelerating multi-scheme FHE applications.
Introduction
The introduction of the paper discusses the growing significance of fully homomorphic encryption (FHE) in the context of cloud-based storage and computation, highlighting its ability to secure data confidentiality while allowing complex computations on encrypted data. The authors note a trend towards utilizing multi-scheme FHE constructions, which combine various FHE schemes like TFHE and CKKS to create privacy-preserving protocols applicable in fields such as private machine learning and encrypted databases. However, the integration of multiple FHE schemes introduces challenges related to computational and communicational efficiency, necessitating innovative architectural designs for FHE accelerators.
To address these challenges, the authors propose a new architecture named APACHE, which employs a three-level memory hierarchy to optimize bandwidth usage and reduce reliance on high-cost memory units. They emphasize the need for configurable interconnect topologies to enhance hardware utilization across diverse FHE operators. The proposed architecture aims to achieve significant performance improvements, with evaluations indicating speedups of 4.07× to 35.47× over existing FHE accelerators. The section concludes by outlining the structure of the paper, which includes a review of related works, an overview of the APACHE architecture, and experimental results.
Discussion
In the discussion of the research paper, the authors highlight advancements in circuit designs aimed at accelerating Fully Homomorphic Encryption (FHE) through various hardware implementations, including FPGA and ASIC accelerators. These designs have demonstrated significant performance improvements, with FPGA-based accelerators achieving hundreds of times speedup over traditional CPU implementations, while early ASIC designs have shown thousands of times improvement for specific FHE schemes like BFV/CKKS and TFHE. The paper introduces APACHE, a novel architecture that organizes computing and storage elements into three memory levels to optimize FHE operations, thereby addressing the challenges of data-heavy and computation-heavy traits in FHE operators.
APACHE employs a scheduling module that efficiently manages task-level operator parallelism, significantly reducing off-chip I/O loads. The architecture features a near-memory computing (NMC) level that utilizes standard DRAM chips and configurable functional units (FUs) to enhance internal bandwidth and minimize excessive I/O communication. The authors emphasize the importance of a flexible interconnect topology that accommodates various FHE operator data flows, leading to improved utilization rates of functional units, particularly for (I)NTT operations. Experimental results indicate that APACHE outperforms existing FHE accelerators, achieving substantial speedups across multiple applications, thus demonstrating its effectiveness in enhancing the performance of multi-scheme FHE systems.