DOI: https://doi.org/10.48084/etasr.12837
تاريخ النشر: 2026-02-09
المؤلف: Arunjyothi Eddla وآخرون
الموضوع الرئيسي: تصميم وتنفيذ الفلاتر الرقمية
نظرة عامة
تقدم البحث معمارين جديدين لتنفيذ مرشحات الاستجابة غير المحدودة (IIR) على مصفوفات البوابات القابلة للبرمجة (FPGAs): جامع المصفوفة-المجمع الأمثل-IIR (AM-OA-IIR) وجامع المصفوفة-جامع كوج-ستون-IIR (AM-KSA-IIR). تهدف هذه المعماريات إلى معالجة التحديات المرتبطة بالطبيعة التكرارية لمرشحات IIR في الحسابات ذات النقطة الثابتة، لا سيما في تحقيق الاستقرار العددي وتحسين استخدام موارد الأجهزة.
تستفيد التصاميم المقترحة من تكوينات المجمع المتقدمة، وبالتحديد جامع النظر إلى الحمل (CLA) وجامع تخطي الحمل (CSA)، والتي تعزز كفاءة الجمع متعدد المعاملات من خلال تقليل تأخيرات انتشار الحمل. يسهل CSA الإضافات الوسيطة السريعة دون حل الحمل الفوري، بينما يحسب CLA الأحمال النهائية بكفاءة. تؤدي هذه التكامل الاستراتيجي إلى تقليل كبير في عمق المنطق ومتطلبات مساحة FPGA. تظهر معماريات AM-OA-IIR وAM-KSA-IIR أداءً مثيرًا للإعجاب، حيث تحقق عدد عناصر منطقية يبلغ 379 و486، على التوالي، لمرشح من الدرجة 8 على منصة FPGA من نوع Virtex5، مقارنةً بـ 1,024 عنصر منطقي لتصميم IIR التقليدي القائم على FIR.
مقدمة
تسلط مقدمة ورقة البحث الضوء على الأهمية المتزايدة لمصفوفات البوابات القابلة للبرمجة (FPGAs) كمنصة متعددة الاستخدامات لتطبيقات معالجة الإشارات الرقمية (DSP). تسهل FPGAs تنفيذ مرشحات الاستجابة غير المحدودة (IIR)، والتي تتميز بقدرتها على الحفاظ على استجابة دافعة لفترة غير محددة. تعتبر مرشحات IIR مفيدة مقارنةً بمرشحات الاستجابة المحدودة (FIR) بسبب سرعات حسابها الأسرع، وتعقيدها الأقل، واستجاباتها العظمى المتفوقة. تؤكد الورقة على أهمية تحسين معاملات المرشح لتقليل الخطأ بين مخرجات المرشح ونموذج غير معروف، مما يعزز أداء النظام.
بالإضافة إلى ذلك، تناقش المقدمة دور العمليات الحسابية، وخاصة الضرب والجمع، في معالجة الإشارات، والإمكانات لتصاميم مجمعات مختلفة—مثل تخطي الحمل والنظر إلى الحمل—لتحسين سرعة المخرجات مع تقليل متطلبات الأجهزة. كما تم الإشارة إلى استخدام مولد أرقام عشوائية حقيقية (TRNG) لتوليد بيانات الإدخال، مما يبرز قدرته على إنتاج أرقام غير متوقعة تعزز الأمان. يتم تقديم دمج TRNGs ضمن معمارية FPGA، باستخدام مصفوفة من كتل المنطق القابلة للتكوين (CLBs)، كوسيلة لتحقيق منصات VLSI الرقمية القوية مع تحسين سلامة البيانات وحمايتها.
نقاش
في قسم النقاش هذا، يحلل المؤلفون التحديات والتقدم في تصميم مرشحات الاستجابة غير المحدودة (IIR) المنفذة على مصفوفات البوابات القابلة للبرمجة (FPGAs). يبرزون قيود التصاميم الحالية، مثل مشاكل الاستقرار العددي، وزيادة استخدام موارد الأجهزة، وتعقيد بسبب الطبيعة التكرارية لمرشحات IIR. بشكل ملحوظ، تعالج تصاميم AM-OA-IIR وAM-KSA-IIR هذه التحديات من خلال دمج منطق المجمع المحسن، الذي يقلل من تأخيرات انتشار الحمل ويعزز السرعة مع الحفاظ على استهلاك منخفض للمساحة والطاقة. يجمع AM-OA-IIR بين جامع النظر إلى الحمل (CLA) وجامع تخطي الحمل (CSA) لتحقيق جمع ثنائي فعال، بينما يستخدم AM-KSA-IIR جامع كوج-ستون (KSA) لحساب الحمل بسرعة.
يقدم المؤلفون نتائج المحاكاة التي توضح أداء تصميم مرشح IIR المقترح، الذي يستخدم معاملات Butterworth. تشير النتائج إلى تقليل كبير في المساحة والتأخير، حيث يحقق AM-OA-IIR تأخيرًا قدره 9.62 نانوثانية باستخدام 379 عنصرًا منطقيًا فقط على منصة FPGA من نوع Virtex-5. هذا الأداء أفضل من تصاميم المرشحات الحالية، التي تظهر عادةً تأخيرات أطول واستخدام موارد أكبر. تؤكد النتائج على فعالية المنهجيات المقترحة في تحسين تنفيذ مرشحات IIR لتطبيقات عالية السرعة ومنخفضة الموارد في VLSI وأنظمة الاتصالات.
DOI: https://doi.org/10.48084/etasr.12837
Publication Date: 2026-02-09
Author(s): Arunjyothi Eddla et al.
Primary Topic: Digital Filter Design and Implementation
Overview
The research presents two novel architectures for implementing Infinite Impulse Response (IIR) filters on Field-Programmable Gate Arrays (FPGAs): the Array Multiplier-Optimal Adder-IIR (AM-OA-IIR) and the Array Multiplier-Kogge-Stone Adder-IIR (AM-KSA-IIR). These architectures aim to address the challenges associated with the recursive nature of IIR filters in fixed-point arithmetic, particularly in achieving numerical stability and optimizing hardware resource utilization.
The proposed designs leverage advanced adder configurations, specifically the Carry Lookahead Adder (CLA) and the Carry Skip Adder (CSA), which enhance multi-operand addition efficiency by reducing carry propagation delays. The CSA facilitates rapid intermediate additions without immediate carry resolution, while the CLA efficiently computes final carries. This strategic integration results in a significant reduction in logic depth and FPGA area requirements. The AM-OA-IIR and AM-KSA-IIR architectures demonstrate impressive performance, achieving logic element counts of 379 and 486, respectively, for an order 8 filter on a Virtex5 FPGA, compared to 1,024 logic elements for a traditional FIR-based IIR design.
Introduction
The introduction of the research paper highlights the growing significance of Field-Programmable Gate Arrays (FPGAs) as a versatile platform for Digital Signal Processing (DSP) applications. FPGAs facilitate the implementation of Infinite Impulse Response (IIR) filters, which are characterized by their ability to maintain an impulse response over an indefinite duration. IIR filters are advantageous over Finite Impulse Response (FIR) filters due to their faster computation speeds, lower complexity, and superior magnitude responses. The paper emphasizes the importance of optimizing filter coefficients to minimize the error between the filter’s output and that of an unknown model, thereby enhancing system performance.
Additionally, the introduction discusses the role of arithmetic operations, particularly multiplication and addition, in signal processing, and the potential for various adder designs—such as carry skip and carry lookahead—to improve output speed while reducing hardware requirements. The use of a True Random Number Generator (TRNG) for input data generation is also noted, highlighting its ability to produce unpredictable numbers that enhance security. The integration of TRNGs within FPGA architectures, utilizing a matrix of Configurable Logic Blocks (CLBs), is presented as a means to achieve robust digital VLSI platforms with improved data integrity and protection.
Discussion
In this discussion section, the authors analyze the challenges and advancements in the design of Infinite Impulse Response (IIR) filters implemented on Field Programmable Gate Arrays (FPGAs). They highlight the limitations of existing designs, such as numerical stability issues, increased hardware resource usage, and complexity due to the recursive nature of IIR filters. Notably, the AM-OA-IIR and AM-KSA-IIR designs address these challenges by integrating optimized adder logic, which minimizes carry propagation delays and enhances speed while maintaining low area and power consumption. The AM-OA-IIR combines a Carry Lookahead Adder (CLA) and a Carry Skip Adder (CSA) to achieve efficient binary addition, while the AM-KSA-IIR employs a Kogge-Stone Adder (KSA) for rapid carry computation.
The authors present simulation results demonstrating the performance of their proposed IIR filter design, which utilizes Butterworth coefficients. The results indicate significant reductions in area and delay, with the AM-OA-IIR achieving a delay of 9.62 ns using only 379 logic elements on the Virtex-5 FPGA platform. This performance is superior to existing filter designs, which typically exhibit longer delays and greater resource usage. The findings underscore the effectiveness of the proposed methodologies in optimizing IIR filter implementations for high-speed, low-resource applications in VLSI and communication systems.